

AN ENGLISH TRANSLATION ABSTRACT OF
JAPANESE LAID-OPEN PATENT PUBLICATION
NO. S59-193487

Japanese Laid-Open Patent Publication No. S59-193487

Laid-Open: November 2, 1984

Japanese Patent Application S58-67994

Filed: April 18, 1983

Inventor: Hiroyuki Tada

Applicant: Seiko-Epson Cooperation

Title of the invention: Dot Matrix Display Device

Fig. 2 shows a configuration of a small pixel. The section 1 encircled by a broken line corresponds to one small pixel, and a numeral 2 represents a static memory circuit that holds information to be displayed on this small pixel. Inputted to this memory circuit are a signal 3 for controlling the selection of this pixel and a data signal 4 to be written. The data is unchanged until the information designated to each pixel is written, held and rewritten by a command from an external circuit. A numeral 5 represents a circuit for controlling a signal that is applied to a liquid crystal driving electrode formed above each pixel with the use of the data 6 from the memory circuit, a numeral 7 represents a drive signal directed to each pixel, and a numeral 8 represents a controlled signal that is coupled to a liquid crystal layer 9 above the pixel. A numeral 10 represents an input signal to an upper panel.

An example of an overall structure of a panel having the aforesaid small pixel will be explained with reference to Fig. 3. Each of large square pixels 11 arranged in the lengthwise and widthwise directions in a matrix form is composed of four triangles obtained by dividing the pixel with its diagonals. Each of the triangles (represented by a numeral 12) serves as a small pixel. The small pixel 12 basically requires three input signals. As described in the explanation of the pixel in Fig. 2, the selection of the pixel is firstly needed for the memory circuit. This is made by decoding an external signal 13 by the circuit 14 in Fig. 3, whereby the designated large pixel is selected. Further, the data signal inputted to the memory circuit of each pixel is externally inputted to a circuit 16 as shown by an arrow 15, and transmitted to each pixel with assistance of an externally applied signal 17. Thus, the pixel to be written is selected by the input signals 13 and 15, whereby its timing is controlled by clock signals 18 and 19. A circuit represented by a numeral 20 controls the signal directed to a drive signal control circuit in the pixel, and transmits a signal same as that applied to the upper panel to each pixel in the simplest method.

⑩ 日本国特許庁 (JP)
⑫ 公開特許公報 (A)

⑪ 特許出願公開
昭59—193487

⑤ Int. Cl.³
G 09 F 9/30

識別記号

庁内整理番号
6615—5C

⑬ 公開 昭和59年(1984)11月2日

発明の数 1
審査請求 未請求

(全 6 頁)

⑭ ドットマトリックス表示装置

⑯ 特 願 昭58—67994
⑰ 出 願 昭58(1983)4月18日
⑱ 発 明 者 多田弘幸
諏訪市大和3丁目3番5号株式

会社諏訪精工舎内
⑲ 出 願 人 株式会社諏訪精工舎
東京都新宿区西新宿2丁目4番
1号
⑳ 代 理 人 弁理士 最上務

明 細 書

1 発明の名称

ドットマトリックス表示装置

2 特許請求の範囲

(1) 複数のXラインと、該Xラインと交差する複数のYラインを有するマトリックス状の表示デバイスにおいて、当該マトリックスの各交点に配置された画素単位が、視覚的に矩形である相対的に大きな画素片からなり、当該画素片が、前記矩形の2本の対角線により分割される視覚的に三角形である4個の相対的に小さな画素片群から構成されることを特徴とするドットマトリックス表示装置。

(2) 前記表示デバイスは、液晶表示体を用いることを特徴とする特許請求の範囲第1項記載のドットマトリックス表示装置。

(3) 前記表示デバイスは、エレクトロクロミック表示体を用いることを特徴とする特許請求の範囲

第1項記載のドットマトリックス表示装置。

(4) 前記表示デバイスは、プラズマディスプレイを用いることを特徴とする特許請求の範囲第1項記載のドットマトリックス表示装置。

(5) 前記表示デバイスは、発光表示管を用いることを特徴とする特許請求の範囲第1項記載のドットマトリックス表示装置。

(6) 前記表示デバイスは、エレクトロルミネッセンス表示体を用いることを特徴とする特許請求の範囲第1項記載のドットマトリックス表示装置。

(7) 前記表示デバイスは、発光ダイオード表示体を用いることを特徴とする特許請求の範囲第1項記載のドットマトリックス表示装置。

3 発明の詳細な説明

本発明は、ドットマトリックス表示装置に関するものである。

従来、ドットマトリックス表示装置のディスプレイ画面構成要素である画素の形状は矩形または円形が用いられていた。例えば、液晶表示パネル

特開昭59-193487(2)

においては、上ガラス基板にはX信号線が、下ガラス基板にはY信号線が透明電極であるネサ膜によりパターンニングされ、X信号線とY信号線が重なる部分が画素片を構成している。このようなドットマトリックス表示装置に文字や図形を表示させる場合、その画像ディスプレイの表現力には限界がある。

従来のドットマトリックスで「2」の数字を表現した場合、第1図の(A)に示すような字体となる。(A)は画素片による文字の組立を示している。(A)はポジ表示での表現、(A')はネガ表示での表現である。第1図の例から明らかなように、(A)の(f)、(f)、(f)の部分は曲線表現しようとしているのであるが、隣接する画素片が点接触で接続された形状になるため、デザイン上、好ましくない表現となる。例えば、(A')のようにポジ表示の場合には、(f)、(f)の部分の不連続性が強調される結果となり、(A')のネガ表示の場合には(f)の部分の背景の黒色部分により切断されたような印象を与えることになる。デザイン性を向上させるために、

特開昭55-81387で示されたようにX信号線とY信号線の交差角度をずらす試みもあるが、上記の問題は解決に至っていない。

本発明は、かかる点に鑑みてなされたものである。

本発明の目的は、文字や図形の斜線部分を連続的に表現しうるドットマトリックス表示装置を提供するにある。

また、本発明によるドットマトリックス表示装置は、矩形の大画素片から構成されるが、その大画素片は、矩形の2本の対角線により分割される4個の三角形の小画素片から構成されることを特徴としている。

第1図(B)は、本発明によるドットマトリックス表示装置を使用して、「2」の数字を表現した場合の各画素片の構成状態である。(B')はポジ表示、(B'')はネガ表示による表現である。図面から明らかなように、(A)の場合と比較して斜線部を連続的に表現できるので、より美しい字体が得られる。

本発明と液晶アクティブパネルへ適用した実施例を説明する。第2図に小画素片の構成を示す。1の破線で囲まれた部分が一つの画素片に対応し、2がその画素片に表示すべき情報を保持しておくスタティックな記憶回路であり、この記憶回路にはこの画素の選択を制御する信号3と、書き込むべきデータ信号4が入力されている。外部回路からの命令により各画素に指定された情報が書き込まれ、保持され、再び書き換えられるまでデータが変化することはない。5は上記記憶回路からのデータ6を用い、各画素の上部に形成された液晶駆動電極へ印加される信号を制御する回路であり、7が各画素へ導かれる駆動信号、8が制御された信号で画素上部の液晶層9へつながれている。10は上パネルへの入力信号である。

このような小画素片を持つパネルの全体的な構成の例を第3図により説明する。縦横マトリックス状に並んだ正方形の大画素片11は、その対角線により分割される4つの三角形からなり、それぞれの三角形(12の部分)は小画素片となる。

小画素片12は、基本的には3つの入力の信号を必要とする。第2図における画素の説明の際にも述べたが、記憶回路に関しては第1に画素の選択が必要であり、これは第3図における外部信号13が回路14によってデコードされ指定された大画素片が選択される。また各画素の記憶回路に入力されるデータ信号は、外部から15のように回路16に入力され、やはり外部からの信号17の助けを借りて各画素へ送られる。このように13と15の入力信号により書き込まれる画素が選択され、18及び19のクロック信号によりそのタイミングが制御される。20に示した回路は画素内の駆動信号制御回路へ導かれる信号を制御しているものであり、最も簡単な方法ではこれは上パネルへ印加される信号と同じものを各画素に送り込む。

以下、文字・図形情報のディスプレイに最適な白黒2値の表示行なう場合について、その具体的回路を説明する。2値表示を行なわせるためには、各画素内に1ビットのデータを保持することで足り

特開昭59-193487(3)

る。各小画素片は外部からの書き込みにより「0」あるいは「1」に指定され、この情報を用いて液晶駆動電極の信号を制御する。第4図は1個の大画素片の回路構成であり、21～24の4個の三角形の小画素片の電極からなる。25～28はデータ信号の入力、29は大画素片の選択信号であり、この信号を用いて書き込みの制御を行なう。30、31、32はラッチを構成するクロックドインバータとインバータである。

次に上述の記憶回路のデータを用いて、駆動電極信号を制御する回路について述べる。33の破線はコモン信号の供給ラインである。このコモン信号は32Hzの方形波が通常用いられる。この信号は、上部パネルの全体に形成された透明電極に印加されるほか、各画素内にも導かれる。34と35のクロックドインバータの入力信号を記憶回路のデータで制御し開閉をする。ラッチに書き込まれた情報により、36のコンタクトを通じて、24の小画素片の電極にはコモン信号か反転コモン信号のどちらかが供給され、液晶の白黒が決め

られるのである。

本実施例においては、各画素にスタティック記憶回路を持つ液晶パネルについて説明したが、より簡単なダイナミック記憶回路を持つ液晶パネルにも本発明は適用可能である。特許請求の範囲第1項に記載されているように、本発明は、視角的に三角形である小画素片を文字・図形の斜線部の表現に使用することを特徴としているのであって、必ずしも数学的に正確な三角形である必要はなく、目で見た時に三角形の画素電極を有していれば十分である。

上記のように、本発明の本質は画素電極の形状と配置に新規なデザイン性を持たらすことにあり、その応用は液晶アクティブパネルに限定されることはなく、エレクトロクロミック表示体、プラズマディスプレイ、発光表示管、エレクトロルミネッセンス表示体、発光ダイオード等、全てのドットマトリックス表示装置に適用されるものである。

一般に、ドットマトリックス表示装置は、そのドットサイズを縮小してゆけば、微細な表現が可

能になるが、結線数が増大することによるコストの上昇をとまったり、表示デバイスの小型化には工業的限界がとまったりするので、従来、文字・図形のデザイン性の向上は困難であった。ところが、本発明によるドットマトリックス表示装置は、ドットサイズを極端に微細化したり、ドット数の増大に比例して、結線数を増加させる必要なしに、効率良くデザイン性の向上を可能にするので、数字ばかりではなく、英文字、漢字、アニメーション表示等において高品質の画像を提供することができる。

4. 図面の簡単な説明

第1図(A)、(A')、(A'')は従来のドットマトリックス表示装置による表示例を示す図、第1図(B)、(B')、(B'')は本発明によるドットマトリックス表示装置による表示例を示す図、第2図は本発明によるドットマトリックス表示装置の小画素片のブロック図、第3図は本発明によるドットマトリックス表示装置の実施例のブロック図、第4図

は本発明によるドットマトリックス表示装置の実施例の回路図である。

- 1…小画素片
- 2…スタティック記憶回路
- 3…画素選択制御信号
- 4…データ信号
- 5…駆動制御回路
- 6…記憶回路のデータ
- 7…駆動信号
- 8…被制御信号
- 9…液晶層
- 10…上パネル入力信号
- 11…大画素片
- 12…クロック信号
- 13…外部信号
- 14…デコード回路
- 15…外部信号
- 16…データラッチ回路
- 17…外部信号
- 18、19…クロック信号
- 20…コモンドライバ
- 21、22、23、24…小画素片の電極
- 25、26、27、28…データ信号
- 29…画素選択制御信号
- 30、31…クロックドインバータ
- 32…インバータ

特開昭59-193487(4)




3 3 … コモン 信号

3 4 , 3 5 … クロック ドイン パー タ


3 6 … コン タ ク ト


以 上

出 願 人 株 式 会 社 誠 勤 精 工 会
代 理 人 弁 理 士 最 上 務




第 1 図





第 3 回



第 4 圖

手 続 補 正 書 (方式)

昭和58年8月19日

特許片長官 ~~若熊~~ ~~杉谷~~ ~~和善~~ ~~夫二~~ 殿

- ### 1. 事件の表示

附 册 58 年 特 許 證 第 67994 号

- ## 2. 発明の名称

ドットマトリックス表示装置

- ### 3. 補正をする

事件との関係 東京都新宿区西新宿2丁目4番1号
出願人 (236) 株式会社 隈防精工舎
代表取締役 中村 恒也

4. 代理人

東京都渋谷区神宮前2丁目6番8号

(4664) 井 理 上 最 上 務

速銘先 563—2111 內檢 223—6 机出 長谷川

5. 補正命令の付

昭 和 5 8 年 7 月 2 6 日

~~6. 補正により増加する延滞の数~~

- ## 7. 補正の対象

明細書・図面

8. 補正の内訳

別紙の通り

手 続 補 正 書 (方式)

1. 明細簿 3頁10行目~同11行目

「 (A') はポジ表示での表現、 (A'') はネガ表示での表現で」とあるを、

「(B)はポジ表示での表現、(C)はネガ表示での表現で」に補正する。

- 2 明細書 3 頁下から5行目

「例えば、(N)のようにポジ表示の場合に」とあるを、

「例えば、(B)のようにポジ表示の場合に」
に補正する。

3. 明細書 3頁下から3行目

「(A⁰)のネガ表示の場合には」とあるを

「(c)のネガ表示の場合には」に補正する.

4. 明細書 4頁下から7行目

「第1図(日)は、」とあるを

「第1図(D)は、」に補正する。

5. 明細書 4 頁下から 5 行目～同 4 行目

「(H)はポジ表示、(B)はネガ表示にする

特開昭59-193487(6)

表現である。」とあるを

「(B)はポジ表示、(F)はネガ表示による表現である。」に補正する。

6. 明細書 9頁下から7行目～同5行目


「第1図(A)、(A')、(A'')は従来のドットマトリックス表示装置による表示例を示す図、第1図(B)、(B')、(B'')は本発明による」とあるを、

「第1図(A)、(B)、(C)は従来のドットマトリックス表示装置による表示例を示す図、第1図(D)、(E)、(F)は本発明による」に補正する。

7. 第1図(A)、(A')、(A'')、(B)、(B')、(B'')を補正し、第1図(A)、(B)、(C)、(D)、(E)、(F)として添付する。

以 上

代理人 最 上 務



第 1 図